

**SINCRONISMO DE INVERSORES CONECTADOS À REDE: FUNDAMENTOS E
IMPLEMENTAÇÃO DO ALGORITMO SOGI-PLL****SYNCHRONIZATION OF GRID-CONNECTED INVERTERS: FUNDAMENTALS AND
IMPLEMENTATION OF THE SOGI-PLL ALGORITHM** <https://doi.org/10.63330/aurumpub.052-004>**Andre de Souza Leone**Doutorado em Engenharia Elétrica
Universidade Federal do Paraná (UFPR)
ORCID: <https://orcid.org/0000-0001-5550-735X>**João Américo Vilela Junior**Doutorado em Engenharia Elétrica
Universidade Federal do Paraná (UFPR)
ORCID: <https://orcid.org/0000-0002-6991-5300>**RESUMO**

Este capítulo apresenta os fundamentos e a implementação da malha de sincronismo de frequência para inversores trifásicos conectados à rede elétrica, com foco na arquitetura de Captura de Fase de Referencial Síncrono (SRF-PLL). Dado que a topologia clássica do SRF-PLL apresenta vulnerabilidades perante redes com distorções harmônicas, o estudo detalha a integração de um pré-filtro baseado num Integrador Generalizado de Segunda Ordem (SOGI). A estrutura resultante, denominada DSOGI-PLL, é capaz de atenuar substancialmente o conteúdo harmônico do sinal de tensão e, em simultâneo, gerar sinais ortogonais de sequência positiva para a malha de controlo. A validação dinâmica do sistema comprova a eficácia da abordagem, demonstrando um rastreamento rápido e preciso face a degraus de frequência, além de garantir uma elevada rejeição a perturbações na qualidade da energia. Conclui-se que o algoritmo DSOGI-PLL constitui uma solução técnica robusta e indispensável para assegurar a operação estável e a injeção limpa de potência por conversores estáticos no ponto de acoplamento comum.

Palavras-chave: Filtro SOGI; Inversores Trifásicos; Malha de Captura de Fase (PLL); Qualidade de Energia; Sincronismo.

ABSTRACT

This chapter presents the fundamentals and implementation of the frequency synchronization loop for grid-connected three-phase inverters, focusing on the Synchronous Reference Frame Phase-Locked Loop (SRF-PLL) architecture. Given that the classical SRF-PLL topology is vulnerable to grids with harmonic

distortion, this study details the integration of a pre-filter based on a Second-Order Generalized Integrator (SOGI). The resulting structure, known as DSOGI-PLL, is capable of substantially attenuating the harmonic content of the voltage signal while simultaneously generating positive-sequence orthogonal signals for the control loop. Dynamic validation of the system confirms the approach's effectiveness, demonstrating rapid and accurate tracking in response to frequency steps, as well as high rejection of power quality disturbances. It is concluded that the DSOGI-PLL algorithm constitutes a robust and essential technical solution for ensuring stable operation and clean power injection by static converters at the point of common coupling.

Keywords: Phase-Locked Loop (PLL); Power Quality; SOGI Filter; Synchronization; Three-phase Inverters.

1 INTRODUÇÃO


A operação estável e segura de inversores de interligação à rede elétrica depende intrinsecamente da qualidade da energia injetada no ponto de acoplamento comum (PAC). Para garantir que a corrente fornecida pelo conversor esteja perfeitamente alinhada com as exigências da rede e em conformidade com as normas vigentes, é mandatório que o sistema de controle conheça, em tempo real, as características instantâneas do sistema elétrico. Para esse fim, emprega-se uma malha de sincronismo com a tensão da sub-rede CA, amplamente conhecida na literatura internacional como Malha de Captura de Fase (PLL, do inglês *Phase-Locked Loop*).

A estrutura de PLL possui a capacidade computacional de extrair com precisão a frequência, a fase e a amplitude do sinal de tensão da rede. Na arquitetura de controle de conversores estáticos, essa malha é comumente utilizada para sincronizar a corrente durante a operação em modo de controle de corrente. Quando a corrente injetada pelo inversor se encontra em fase com a tensão da sub-rede CA, torna-se viável o controle desacoplado das potências ativa e reativa entregues ao sistema, requisito essencial para a regulação de tensão em microrredes e suporte à estabilidade do sistema de distribuição. A importância e a diversidade dessas estruturas geram diferentes métodos de PLL aplicados em sistemas trifásicos que são aplicados para a otimização da potência injetada na rede elétrica. Como demonstrado no trabalho de Golestan, Guerrero e Vasquez (2017), onde, os autores apresentam uma revisão dos PLLs em sistemas trifásicos que são aplicados em inversores para controle da potência injetada na rede elétrica de distribuição.

1.1 ESTRUTURA BÁSICA DO CONTROLE PLL

A concepção clássica de uma malha PLL baseia-se em um sistema de controle em malha fechada projetado para rastrear a fase de um sinal de entrada. Uma estrutura básica do PLL é ilustrada na Figura 1,

sendo composta fundamentalmente por três blocos: um detector de fase (PD - *Phase Detector*), um filtro de malha (LF - *Loop Filter*) e um oscilador controlado por tensão (VCO - *Voltage Controlled Oscillator*).



Fonte: O Autor (2023)


O detector de fase é o estágio de entrada, responsável por comparar o sinal de tensão senoidal lido da rede (X_i) com o sinal senoidal gerado internamente pelo próprio algoritmo (X_o). Ele extrai o erro de fase instantâneo entre os dois sinais e aplica um ganho proporcional a essa diferença.

O sinal resultante desta comparação frequentemente contém componentes de alta frequência indesejadas (harmônicos de soma de fases). Para contornar essa característica, o sinal de erro é submetido ao filtro de malha, tipicamente um filtro passa-baixa ou um controlador Proporcional-Integral (PI), que atenua essas perturbações e garante a estabilidade dinâmica do rastreamento. Por fim, Hsieh e Hung (1996) explicam que o oscilador processa a saída do filtro para gerar o sinal contínuo X_o , ajustando iterativamente sua própria frequência e fase até que se igualem de forma plena às do sinal de entrada X_i .

2 PLL DE REFERENCIAL SÍNCRONO (SRF-PLL)

Através da aplicação da Transformada de Park (Park, 1929), é possível estabelecer a estrutura conhecida como PLL de referencial síncrono (SRF-PLL, do inglês *Synchronous Reference Frame PLL*). Esta topologia é comumente empregada em inversores trifásicos devido à sua simplicidade de implementação. As arquiteturas de PLL que utilizam o SRF-PLL como base são bastante frequentes na literatura e têm como objetivo principal aprimorar a resposta dinâmica do sistema ou aperfeiçoar o comportamento em regime permanente como demonstrado por Ciobotaru, Teodorescu e Blaabjerg (2006) e Youssef e Mohammed (2013).

A malha de controle do SRF-PLL é ilustrada na Figura 2. Neste diagrama, a matriz $[V_{Cx_abc}] = [V_{Ca} \ V_{Cb} \ V_{Cc}]^T$ representa os sinais de tensão trifásica da sub-rede CA, enquanto a matriz $[V_{Cx_αβ}] = [V_{Cα} \ V_{Cβ}]^T$ corresponde aos sinais de tensão convertidos para o referencial estacionário $\alpha\beta$. O termo V_{Cq} indica o sinal na coordenada q do referencial síncrono dq, e PI_{PLL} denota o compensador proporcional-integral da malha. A Transformada de Park é a ferramenta matemática empregada para converter as tensões do domínio ortogonal $\alpha\beta$ para as tensões no referencial síncrono dq (Park, 1929).



Fonte: O Autor (2023)

A estrutura conceitual básica de um PLL, apresentada anteriormente na Figura 1, pode ser diretamente identificada na topologia da Figura 2. Neste contexto específico, a Transformada de Park assume a função do detector de fase, o compensador PI_{PLL} atua como o filtro passa-baixa e o bloco integrador executa o papel do oscilador de tensão.

Operacionalmente, a malha de controle SRF-PLL inicia-se com a aquisição das tensões trifásicas da sub-rede CA. A Transformada de Clarke é primeiramente aplicada para modificar esses sinais de tensão para o referencial estacionário $\alpha\beta$, seguida pela Transformada de Park, que translada as variáveis para o referencial síncrono dq (Clarke, 1943). Para garantir que o vetor resultante permaneça alinhado em fase com o eixo d, a malha de controle impõe que o sinal V_{Cq} deve ser regulado para zero. O compensador PI_{PLL} atua diretamente neste nó para eliminar o erro em regime permanente.

O sinal de saída do compensador é então somado à referência da frequência angular nominal do sistema (ω_n^*), resultando na geração do sinal de entrada do integrador, denotado por ω_n' . Por último, o oscilador executa o passo de integração para gerar uma rampa matemática que cresce linearmente de 0 a 2π na velocidade angular ω_n' . O sinal de fase de saída (ωt) é adicionalmente subtraído de 90° ($-\pi/2$) com o intuito de deslocar o eixo girante dq do referencial síncrono, assegurando que o vetor resultante se mantenha perfeitamente em fase com a fase a do sistema.

2.1 RESPOSTA DINÂMICA E LIMITAÇÕES HARMÔNICAS


Normalmente, o desempenho de uma malha de PLL é avaliado com base em sua resposta dinâmica e em sua capacidade de rejeição (atenuação) a distúrbios harmônicos. O SRF-PLL convencional apresenta uma excelente resposta dinâmica, todavia, revela uma incapacidade intrínseca de atenuar harmônicas presentes no sinal de tensão da rede como apresentado por Nicastrì e Nagliero (2010). Consequentemente, caso as tensões da sub-rede CA contenham distorções harmônicas significativas, a corrente sintetizada pelo inversor de interligação refletirá inevitavelmente essas mesmas distorções.

3 O PRÉ-FILTRO SOGI E A ESTRUTURA DSOGI-PLL

Para solucionar a vulnerabilidade do SRF-PLL convencional perante redes elétricas distorcidas, define-se a utilização de um pré-filtro na entrada da malha de sincronismo. O objetivo primário desta etapa de filtragem é aumentar substancialmente a capacidade de atenuação das harmônicas presentes no sinal de tensão antes que estas atinjam o detetor de fase do PLL. A integração deste pré-filtro garante que o inversor de interligação possa ser conectado a uma sub-rede CA que apresente elevados índices de distorção harmônica, sem comprometer a estabilidade e a precisão das estratégias de controlo adotadas.

A solução técnica adotada baseia-se na aplicação de um filtro conhecido como Integrador Generalizado de Segunda Ordem (SOGI - *Second Order Generalised Integrator*). Quando aplicado em conjunto com a malha do SRF-PLL para sistemas trifásicos, obtém-se a robusta estrutura denominada *Dual Second Order Generalised Integrator PLL* (DSOGI-PLL).

A Figura 3 ilustra a topologia resultante da inserção do pré-filtro SOGI na malha do SRF-PLL. Os sinais ortogonais filtrados pelo algoritmo SOGI produzem um conjunto de tensões de sequência positiva $[V_{Ca}^+, V_{Cb}^+]$ purificadas de ruídos, as quais alimentam a Transformada de Park da malha do SRF-PLL.



Fonte: O Autor (2023)


3.1 ESTRUTURA E MODELAGEM MATEMÁTICA DO SOGI

A arquitetura interna do pré-filtro SOGI encontra-se detalhada na Figura 4. Como o sistema de coordenadas estacionárias possui dois eixos ortogonais, os sinais de entrada provenientes da Transformada de Clarke ($V_{C\alpha}$ e $V_{C\beta}$) são processados de forma independente. O diagrama em bloco apresentado ilustra o processamento dedicado exclusivamente à coordenada $V_{C\alpha}$, contudo a mesma estrutura é rigorosamente replicada para a coordenada $V_{C\beta}$.

A topologia do filtro é composta por dois caminhos de integração. O primeiro integrador produz o sinal principal filtrado ($V'_{C\alpha}$), o qual se encontra perfeitamente em fase com o sinal original de entrada. O segundo integrador atua como um gerador de quadratura, produzindo um sinal filtrado ($qV'_{C\alpha}$) com um atraso de fase exato de 90° . A dinâmica de filtragem é governada por dois parâmetros centrais: o ganho K_{sogi} , que estabelece a largura de banda e o nível de amortecimento (filtragem) do sistema, e a frequência

angular predita (ω'_n), que sintoniza a frequência de ressonância do filtro com a frequência fundamental da rede.

Figura 4 - Diagrama de blocos da estrutura interna do pré-filtro SOGI.



Fonte: O Autor (2023)

A topologia do filtro é composta por dois caminhos de integração. O primeiro integrador produz o sinal principal filtrado ($V'_{C\alpha}$), o qual se encontra perfeitamente em fase com o sinal original de entrada. O segundo integrador atua como um gerador de quadratura, produzindo um sinal filtrado ($qV'_{C\alpha}$) com um atraso de fase exato de 90° . A dinâmica de filtragem é governada por dois parâmetros centrais: o ganho K_{sogi} , que estabelece a largura de banda e o nível de amortecimento (filtragem) do sistema, e a frequência angular predita (ω'_n), que sintoniza a frequência de ressonância do filtro com a frequência fundamental da rede.

A partir do diagrama de blocos exposto, as funções de transferência de malha fechada do filtro DSOGI podem ser deduzidas no domínio contínuo (s). A Equação 1 descreve a resposta do sinal em fase, enquanto a Equação 2 modela a resposta do sinal em quadratura. Em ambas as formulações, a variável x atua como um índice representativo para as coordenadas α ou β .

$$\frac{V'_{Cx_{\alpha\beta}}}{V_{Cx_{\alpha\beta}}}(s) = \frac{K_{sogi}\omega'_n s}{s^2 + K_{sogi}\omega'_n s + \omega'^2_n} \quad (1)$$

$$\frac{qV'_{Cx_{\alpha\beta}}}{V_{Cx_{\alpha\beta}}}(s) = \frac{K_{sogi}\omega'^2_n}{s^2 + K_{sogi}\omega'_n s + \omega'^2_n} \quad (2)$$

3.2 VALIDAÇÃO EXPERIMENTAL E REJEIÇÃO HARMÔNICA

O desempenho do filtro SOGI foi submetido a uma rigorosa validação num ambiente de simulação computacional, recorrendo ao software PSIM e às funções de transferência modeladas nas Equações 1 e 2. Para emular um cenário prático severo de perturbação na qualidade de energia, injetou-se no sistema uma

rede trifásica contaminada por múltiplas componentes harmônicas de baixa frequência, cujas amplitudes relativas encontram-se sumarizadas na Tabela 1.


Tabela 1 - Amplitudes das componentes harmônicas injetadas na tensão de rede (V_{Ca}).

Harmônicas	Amplitude
5 ^a	4,5%
7 ^a	3,0%
11 ^a	2,1%
13 ^a	2,1%
23 ^a	0,9%

Fonte: O Autor (2023)

A Figura 5 apresenta a sobreposição gráfica das formas de onda resultantes deste ensaio. Observa-se que a tensão distorcida na entrada do filtro (V_{Ca}) evidencia severas deformações na sua envoltória devido à composição harmônica.

Figura 5 - Resultado experimental de filtragem do pré-filtro SOGI perante uma rede distorcida.



Fonte: O Autor (2023)

Em contrapartida, as tensões geradas na saída do algoritmo SOGI (V'_{Ca} e qV'_{Ca}) apresentam formas de onda notavelmente suaves e isentas das distorções presentes na entrada. A eficácia deste bloco de processamento é confirmada através do cálculo da Distorção Harmônica Total (THD - Total Harmonic Distortion). Enquanto o sinal contaminado original apresentava uma THD de 6,4%, a ação do pré-filtro conseguiu atenuar a componente em fase (V'_{Ca}) para expressivos 1% de distorção, e a componente em quadratura (qV'_{Ca}) para um valor quase nulo de 0,25%, assegurando um vetor de referência de altíssima fidelidade para a etapa subsequente do PLL.

4 PROJETO DO COMPENSADOR PI_{PLL}

Para assegurar o rastreamento preciso da fase e a eliminação do erro em regime permanente do sistema SRF-PLL, faz-se necessária a inclusão e o dimensionamento rigoroso de um compensador no laço

de controlo. A função de transferência em malha fechada que rege a dinâmica do SRF-PLL é definida pela Equação 3, a qual é obtida diretamente a partir do diagrama de blocos apresentado anteriormente na Figura 2.

$$\frac{\theta'}{\theta} = \frac{V_m \cdot PI_{PLL}}{s + V_m \cdot PI_{PLL}} \quad (3)$$

Onde V_m representa a amplitude da tensão lida no referencial síncrono, $PI_{PLL}(s)$ corresponde à função de transferência do compensador de fase, o termo $1/s$ modela o comportamento do oscilador (integrador) de fase, θ constitui o sinal de fase na entrada e θ' denota o sinal de fase estimado na saída do sistema.

A estrutura matemática do compensador proporcional-integral (PI_{PLL}) é expressa pela Equação 4, onde as variáveis K_{p_PLL} e K_{i_PLL} definem, respetivamente, o ganho proporcional e o ganho integrante da malha de sincronismo.

$$PI_{PLL} = K_{p_PLL} + \frac{K_{i_PLL}}{s} \quad (4)$$

A transição das características de resposta do compensador é governada pela sua frequência de canto (f_{canto}), cujo cálculo analítico é estabelecido através da Equação 5.

$$f_{canto} = \frac{K_{i_PLL}}{2\pi \cdot K_{p_PLL}} \quad (5)$$


Em frequências anteriores à frequência de canto, a curva de magnitude do compensador exibe uma inclinação característica de -20 dB/dec e a sua resposta de fase situa-se em -90°. Após transpor a frequência de canto, o perfil de magnitude estabiliza-se em 0 dB/dec e a fase converge para 0°.

Para o correto dimensionamento dinâmico da malha, o valor projetado para a frequência de canto deve ser imperativamente inferior à frequência de corte desejada para o sistema. Ruan et al. (2018) explicam que uma frequência de canto suficientemente menor que a frequência de corte atua no sentido de minimizar a influência do compensador PI_{PLL} sobre a margem de fase global da malha. Sob esta condição específica de projeto, o ganho do compensador na frequência de corte (f_{c_PLL}), bem como em frequências superiores a este limite, passa a ser considerado aproximadamente igual ao seu ganho proporcional isolado ($PI_{PLL} \approx K_{p_PLL}$).

Adotando esta premissa e definindo, por critérios de estabilidade, que a frequência de canto deve ser quatro vezes menor que a frequência de corte do compensador, o ganho proporcional pode ser isolado e calculado por meio da Equação 6. Esta formulação é obtida igualando a magnitude da função de transferência da malha fechada (Equação 3) à unidade, visto que na frequência de corte a relação de amplitudes θ'/θ é unitária.

$$K_{p_PLL} = \left| \frac{s}{V_m} \right|_{s=j2\pi f_{c_PLL}} \quad (6)$$

Figura 6 - Diagrama de resposta em frequência da malha de controle do SRF-PLL.



Fonte: O Autor (2023)

Substituindo o valor obtido para K_{p_PLL} de volta na Equação 5, torna-se direta a obtenção do ganho do integrador (K_{i_PLL}) requerido para satisfazer a frequência de canto preestabelecida no escopo do projeto.


A resposta em frequência da malha de controle do SRF-PLL sob a ação do compensador projetado é ilustrada no diagrama de Bode da Figura 6. Para uma frequência de canto configurada em 25 Hz, os resultados gráficos demonstram que a frequência de corte final do sistema fixa-se em 103 Hz, assegurando uma margem de fase robusta de 76,3°.

5 AVALIAÇÃO DINÂMICA DO SISTEMA SOGI-PLL

Para atestar a robustez e a velocidade de rastreamento da malha de sincronismo projetada, um experimento dinâmico foi conduzido integrando a estrutura completa do SRF-PLL com o pré-filtro SOGI (DSOGI-PLL). A avaliação foi realizada em ambiente de simulação utilizando o software PSIM, impondo um distúrbio severo na frequência da rede para observar a capacidade de adaptação do algoritmo.

O cenário de teste foi configurado para que o sistema trifásico operasse inicialmente com uma frequência anormal de 61 Hz}. Exatamente no instante de tempo $t = 1$ s, aplicou-se um degrau negativo, forçando a frequência da rede a retornar instantaneamente para o valor nominal de 60 Hz. A Figura 7 apresenta o comportamento temporal da tensão da fase a (V_a) sobreposto à rampa gerada pelo oscilador de saída do algoritmo do PLL ($\omega't$).

Figura 6 - Resposta dinâmica do algoritmo DSOGI-PLL perante um degrau na frequência da rede.



Fonte: O Autor (2023)

A análise das formas de onda comprova o alto desempenho da malha de controle. Observa-se que a rampa de fase gerada pelo algoritmo (0 a 2π) encontra-se perfeitamente sincronizada com a tensão V_a . O cruzamento da rampa pelo eixo zero coincide com exatidão matemática com o início do semiciclo positivo da tensão senoidal. Mais importante ainda, após a aplicação abrupta do degrau de frequência no instante 1 s, o algoritmo rastreia a mudança quase que instantaneamente, garantindo que o sinal permaneça perfeitamente sincronizado à nova realidade do sistema, sem apresentar oscilações subamortecidas prolongadas ou perda temporária de referencial.

6 CONSIDERAÇÕES FINAIS

A etapa de sincronismo consagra-se como o núcleo da estabilidade operacional de inversores trifásicos conectados à rede elétrica. Conforme delineado neste capítulo, os desafios inerentes à aquisição de um sinal de referência limpo e livre de perturbações exigem abordagens matemáticas muito mais sofisticadas do que os tradicionais detectores de cruzamento por zero (*zero-crossing detectors*).

A adoção da malha SRF-PLL demonstrou-se altamente eficaz na regulação de fase e frequência, permitindo a transição das variáveis senoidais alternadas para o domínio contínuo síncrono dq. Essa transformação geométrica facilita a compensação do erro por meio de controladores Proporcional-Integral (PI) clássicos. No entanto, a vulnerabilidade inerente da Transformada de Park à presença de harmônicos na rede exigiu o aprimoramento da topologia.

A integração de um Integrador Generalizado de Segunda Ordem (SOGI) atuando como pré-filtro provou ser a solução ideal para ambientes ruidosos. A capacidade do SOGI de atenuar drasticamente o conteúdo harmônico e, simultaneamente, transpor o sinal para o domínio ortogonal de sequência positiva ($\alpha\beta$), viabiliza a operação da malha de captura de fase (PLL) com uma precisão excepcional. Os resultados dinâmicos validados confirmam que a estrutura completa (DSOGI-PLL) responde com rapidez e robustez a distúrbios na frequência e rejeita contaminações na qualidade da energia da rede. Dessa forma, a técnica atesta a sua maturidade e consolida-se como um recurso fundamental para o projeto de conversores estáticos de alta eficiência, assegurando uma injeção de potência limpa, regulada e totalmente estável no ponto de acoplamento comum.

REFERÊNCIAS

GOLESTAN, S.; GUERRERO, J. M.; VASQUEZ, J. **Three-phase PLLs: A review of recent advances**. IEEE Transactions on Power Electronics V: 32, I: 3, 2017. [ieeexplore.ieee.org](https://ieeexplore.ieee.org/abstract/document/7467498/). Disponível em: <<https://ieeexplore.ieee.org/abstract/document/7467498/>>.

HSIEH, G. C.; HUNG, J. C. **Phase-locked loop techniques - A survey**. IEEE Transactions on Industrial Electronics, v. 43, n. 6, p. 609–615, 1996. [etc.tuiasi.ro](https://ieeexplore.ieee.org/document/544547). Disponível em: <https://ieeexplore.ieee.org/document/544547>

PARK, R. H. **Two-reaction theory of synchronous machines generalized method of analysis-part I**. Transactions of the American Institute of Electrical Engineers. V.: 48, I: 3, 1929.

CIOBOTARU, M.; TEODORESCU, R.; BLAABJERG, F. **A new single-phase PLL structure based on second order generalized integrator**. PESC Record - IEEE Annual Power Electronics Specialists Conference, 2006. [ieeexplore.ieee.org](https://ieeexplore.ieee.org/abstract/document/1711988/). Disponível em: <https://ieeexplore.ieee.org/abstract/document/1711988/>.

YOUSSEF, T. A.; MOHAMMED, O. **Adaptive SRF-PLL with reconfigurable controller for Microgrid in grid-connected and stand-alone modes**. 2013 IEEE Power & Energy Society General

Meeting, 2013. [ieeexplore.ieee.org](https://ieeexplore.ieee.org/abstract/document/6673028/). Disponível em: <https://ieeexplore.ieee.org/abstract/document/6673028/>

CLARKE E., **Circuit analysis of A-C power systems: symmetrical and related components**, Vol 1. New York: John Wiley and Sons. 1943.

NICASTRI, A.; NAGLIERO, A. **Comparison and evaluation of the PLL techniques for the design of the grid-connected inverter systems**. IEEE International Symposium on Industrial Electronics, p. 3865–3870, 2010. [ieeexplore.ieee.org](https://ieeexplore.ieee.org/abstract/document/5637778/). Disponível em: <https://ieeexplore.ieee.org/abstract/document/5637778/>>.

RUAN, X.; WANG, X.; PAN, D.; YANG, D.; LI, W.; BAO, C. **Control Techniques for LCL-Type Grid-Connected Inverters**. Primeira Edição. Pequim: Springer, Science Press. 2018.